이전 게시글과 이어집니다!
< 실습 과정 >Day 1 ) 전체적인 fabrication 과정에 대한 이론 수업과 poly-Si LPCVD 까지의 실습
< 실습 과정 >
1. Oxidation
- 'MOS' 구조의 Oxide 형성 과정
- 1000℃의 boat 장비에 wafer 더미 사이에 실습 wafer들을 넣어 loading하여 30분 동안 oxidation 진행
2. LPCVD
- 'MOS' 구조의 Metal 형성 과정
- CVD : 원하는 원소가 포함된 가스를 wafer 위에서 반응시켜 원하는 원소로 구성된 막을 형성하는 방법!
( LPCVD 장비에 들어가는 gas를 내보낼 때 추가적인 장비를 사용해 gas를 물로 적셔 파이프로 내보내야함 )
- poly-Si CVD 방법은 전체적인 구조위에 진행되는데, 형성한 구조에 맞춰 형성됨
3. Wet Etch 방법 및 현상
- 이전 게시글의 wet etch를 직접 진행하기 위해 현상과 진행 방법에 대한 설명
① etch 시작 전 water를 받아두기
② wafer 케이스에 패턴 있는 부분이 보이게 맨 끝에 넣어서 진행
-> SiO2의 O로 인해 H2O의 H를 땡겨와 분자결합이 가능.
Si wafer substrate와 물 분자의 각도를 wetting angle이라고 함.
이때 SiO2가 H를 땡겨 분자결합을 통해 표면에 물이 존재하면 친수성 표면이 됨.
wetting angle=0˚이 되며 water sheet가 형성하게 됨. => 화학적 안정화
③ HF로 SiO2 strip을 진행.
-> HF로 strip을 진행하면 SiO2가 제거되고 water sheet가 벗겨지며 sheet off현상이 발생!
wetting angle=90˚ 가 되며 척수성 표면이 됨.
④ DI water rinse는 3번 진행
rinse 한번은 물 내에 wafer 케이스를 deeping하여 진행함. 이 과정을 3번 진행
4. 과제 질문
Q1. active 영역 patterning 목적
-> Device isolation
device끼리는 분리시켜, 옆에 영향을 받지 않고 독립적으로 작동해야함.
영향을 받으면 leakage current가 흐르며 power loss가 증가, 열이 발생되기 때문.
(device structure는 PN junction에 기반하여 항상 reverse bias가 걸려야 하고, forward가 걸리면 chip이 녹는다..!)
Q2-1. wafer로 furnance에 천천히 넣는 이유
->thermal stress를 줄이기 위해
① wafer가 휘면 align key도 휠 수 있음
② wafer가 더 휘면 Si bonding이 끊어지며 depletion 부근의 dangling bond가 형성될 수 있음(문제발생)
Q2-2. batch type furnance에 더미를 함께 넣는 이유
-> 열 때문
furnance에서 두께가 고르게 형성되는 구간에 wafer를 넣기 위해 더미와 함께 넣음
Q3. etch후 cleaning -> oxidation -> deposition 각 사이 2시간 인터벌은 전기적 특성 변화를 막기위해 진행하는데, 어떤 특성이 왜 바뀌는지 설명
->의도한 대로 device를 형성하기 위해
MOS구조에서 가장 중요한 oxide에는
① oxide의 breakdown voltage를 유지해야함
② 이온이 존재하면 field effect가 발생할 수 있기에 없애야함
과 같은 방향성을 가져야 하는데, 설계한 device 특성에서 벗어나면 의도와 달라지며 Vth가 변할 수 있음
=> 오늘까지 형성한 구조 형태
+ '다른 지원자들도 나와 같은 마음을 가지고 있는가?'
+ '말할 수 없으면 공부하지 마라'
+ >>스무고개<< 공부법
1일차 공정실습은 여기까지 입니다.
2일차도 차근차근 올려볼게요 :)