안녕하세요!
'반도체 공정 및 응용'수업의 마지막 글인, packaging입니다!
반도체 공정 단계에서 가장 마지막 부분이네요 흐흐...
마지막까지 열심히 써보도록 하겠습니다!!!
< Testing >
testing은 wafer의 각 die를 functionality적으로 잘 작동하는지 test하는 과정을 말합니다.
DC test는 probe station, 현미경으로 정확하게 진행하게 됩니다.
transistor는 pin 3개로 진행할 수 있습니다. (gate, source, drain)
Electrical die sorting하는 방법은 다음 4개가 존재합니다.
ⅰ. electrical test & wafer burn-in
- DC biased test (소자 작동 범위에서)
- burn-in: 소자 작동보다 higher ranged에서 temperature 확인 -> 신뢰성
ⅱ. hot/cold test
- 사용처에 따른 test
ⅲ. repair/final test
ⅳ. Inking
- 자동적으로 이상있는 부분에 잉크를 새겨 사용하지 않음을 표시
- Wafer Thining & Die separation
wafer는 350-1250 나노m정도의 두께를 가집니다.
그렇기에 얇은 dice가 요구되고, flash memmory card는 ~123 나노m정도를 가집니다.
그래서 back lapping, polishing을 사용하는데,
Mylar의 sticky sheet에서 diamond saw를 사용하여 die separation을 진행합니다.
- Die attachment
ㅇ. Epoxy die attachment
- Al과 epoxy를 섞어 사용 (액체를 UV/열로 강화해 풀로써 사용) -> 열 전도율 증가
- gold & silver 사용 -> thermal & electrical resistance 감소
ㅇ. Eutectic die attachment
- thin metal alloy (Si-metal 결합 -> 녹는점 감소)
- 390-420도 로 가열
< Wiire Bonding >
wire bonding은 die와 package사이 electrical connection을 하는 과정입니다.
spuare pad는 100-125나노m 의 크기를 가지고, edge에만 pad가 존재하게 됩니다.
periphery of the die이기 때문에, 배치에 한계가 존재하게 됩니다.
- Thermocompression bonding
이 bonding 방법은 압력과 온도의 combination을 통해 gold wire를 붙이는 과정입니다.
150-200도 에서 온도를 유지하는데,
metal 형성할 때 떨어지지 않고 붙어있고, 완성된 wafer 상에서 저온이고 동작에 영향이 없게 하기 위해 이 온도를 유지합니다.
- Ultrasonic bonding
초음파 진동을 사용하여 aluminum wire의 oxidation을 진행하여 bonding하는 방법입니다.
Ultrasonic(20-60 kHz)으로 pressure과 rapid mechanical vibration을 진행하게 됩니다.
이러한 vibration은 oxide film을 뚫고 나오기 때문에 contact가 더 좋아집니다.
< Packaging >
- DIP (Dual Inline Package)
DIP는 다음과 같은 과정을 가집니다.
ⅰ. silicon die lead frame에 부착
ⅱ. wire-bonding 진행
ⅲ. Epoxy로 chip덮어 보호
ⅳ. 검정 plastic mold로 통합시킴
이 방법의 장점은, 가격이 저렴하고 사용이 쉽다는 것이고,
단점은 다리 갯수에 제한이 있기 때문에, control 활용이 낮다는 것 입니다.
- PGA (Pin-Grid Array)
이 방법은 wire bonding을 여전히 사용하지만,
higher pin density를 보여, 더 많은 contact를 형성할 수 있습니다.
- LCCs (Leadless Chip Carriers)
die는 LCCs의 중간인 cavity에 mount하면서 진행합니다.
이에서도 wire bonding을 사용하게 됩니다.
- Packages for surface mounting
DIP-, PGA- style의 PCB(Printed-circuit boards)를 말합니다.
surface-mount package는 구멍이 필요가 없다는 장점이 있습니다.
< Flip-chip Technology >
Flip-chip tech.는 각 bonding pad의 윗면에 solder ball을 형성한 뒤, Cr, Cu, Au를 sandwich로 layer를 쌓아 형성하는 방법 입니다.
Cr, Cu는 Al pad에 barrier, contact를 제공하고,
Au는 Cr에 잘 붙게 하여 납땜 이전 산화 장벽으로 이용하게 됩니다.
Lead(Pb) - tin(Sn) 은 evaporated through a mask역할을 합니다.
die를 가열시키면 서로 응집되면서 Solder bump를 형성하게 됩니다.
형성된 ball 쪽을 substrate위에 face down 시키고 온도를 가열하면, solder가 refolw 됩니다.
그러면서 die는 interconnection에 directly 연결 됩니다.
solder bumper는 electronical interface와 die attachment의 역할을 수행합니다.
이 방법의 장점으로는,
ⅰ. die surface위에 어디든 bonding pad를 형성할 수 있음
ⅱ. die와 substrate 사이에서의 짧은 bond 형성 가능 : wire 화살표 -> RC delay 화살표
단점으로는,
ⅰ. processing 복잡도가 증가. (mask 사용, 증착 -> 시간, 돈... )
ⅱ. 붙었는지 여부 확인 불가. 일일히 test 해야 함.
- BGA (Ball-Grid Array)
Solder-ball 방법을 적용하였고,
장착 방법에 따라 두가지 ⅰ. WBBGA ( wire-bonding BGA )
ⅱ. FCBGA ( flip-chip BGA ) 가 존재합니다.
- CSP (Chip Scale Package)
모든 pacakging 과정을 작은 chip size에 맞춰 작게 진행하는 방법입니다.
1.2배 이하의 크기로, chip 사이즈가 작을수록 package가 줄기 때문에 좋습니다.
< Advantaged Package System >
package는 두 가지가 존재합니다.
컨벤셔널 패키지는 wafer -> 다이싱(자르는과정) -> 패키징 단계로 구성되고,
웨이퍼 레벨 패키지는 wafer -> 패키징 -> 다이싱 으로 구성됩니다.
웨이퍼 레벨 패키지의 구현방식은,
와이어 본딩 -> 플리빕 돈딩 -> TSV로 발전하였습니다.
- 2.5D packaging system using Si interposer
이 방법은 TSV를 사용하는 방법입니다.
TSV는 through Silicon Via로, Si를 뚫어 연결하는 방법입니다.
2.5D 방법의 장점은,
2D 보다 더 작은 size를 가지고, 짧은 interconnection을 가지기 때문에 higher speed, lower power를 사용한다는 점입니다.
단점으로는,
integrate가 어려워 설계가 어렵고, 열 관리가 필요하며, throughput이 낮고 높은 가격을 가집니다.
이 방법으로 stacked die를 만들 수 있습니다.
- 3D packaging with TSV
이 과정은 3D로 packaging된다는 특징을 가집니다.
장점으로는,
작은 size, functional density가 증가하게 되고, shorter wiring으로 delay가 낮고 power 소모가 낮은 점이 있습니다.
단점으로는,
열 관리가 필요하고, fabrication&design에 높은 가격이 필요합니다.
오늘 글은 여기까지 입니다!
반도체 공정 및 응용의 마지막 게시글이고, 앞으로는 그동안 작성못한 대외활동 위주로 취준에 집중해보겠습니다!

글 읽어주셔서 감사합니다 :)
'[학부 일기] 전자공학과 전공 > 반도체 공정 및 응용' 카테고리의 다른 글
[반도체공정및응용] Interconnection (0) | 2023.03.03 |
---|---|
[반도체공정및응용] Etching (0) | 2023.03.01 |
[반도체공정및응용] Deposition (0) | 2023.02.26 |
[반도체공정및응용] Ion Implantation (0) | 2023.02.24 |
[반도체공정및응용] Diffusion (0) | 2023.02.23 |