[ 물리전자II ] Fabrication Process : 공정 과정

안녕하세요 바니입니다 :)

오늘은 물리전자II 과목의 Fabrication Process 에 대해 이야기 해보려 합니다!

각 공정 과정에 대한 깊은 설명이 아니라 뒷부분에 나오는 p-n junction을 만들기 위한 과정을 설명하려는 것 이기 때문에, 간단하게 설명하고 넘어가려 합니다ㅎㅎ.

---

• 공정 과정에 대한 간단한 설명

<Thermal Oxidation>

 Thermal Oxidation은 온도를 올려 열 에너지를 생성해 Si wafer을 SiO_2(이산화 규소)로 만드는 과정입니다. 

이 과정은 Vertical furnace(수직의 용광로)에 Si wafer를 넣어 고온(열 E)과 O_2 를 반응시켜 SiO_2를 만들게 됩니다. 

 

<Rapid Thermal Processing(RTP)>

 RTP는 열을 가해주는 공정을 빠르게/짧게 진행한다는 것을 말합니다. 열을 가하게 되면 내가 원하는 design과는 달리 의도하지 않은 부분 까지 피해가 생길 수 있기에, 이러한 피해를 최소화하기 위해 RTP를 진행하게 됩니다. 

 아래 그래프는 RTP과정을 시간과 온도에 관해 설명한 것 입니다. 짧은 시간동안 Process를 진행하는 것을 확인할 수 있습니다.

RTP 시간-온도 그래프

<Ion Implantation>

 이 과정은 말 그래도 Ion Implantation 이온 주입을 말합니다. 불순물인 이온 beam을 전기장으로 가속시켜 Si wafer의 표면에 이 이온을 때려 박는(?) 과정입니다. 이온이 wafer에 박힌다는 것은 바로 doping이 되었다는 것을 알 수 있습니다. 이렇게 doping된 불순물들의 분포(distribution of implanted impurities)를 보여주는 그래프는 아래와 같습니다. Rp는 불순물이 가장 분포가 많이 되어있는 거리를 나타냅니다.

Ion Implantation 거리에따른 Boron 분포 그래프

<Chmical Vapor Deposition(CVD)>

 CVD는 chamber에 gas를 주입하면 wafer의 표면과 gas이 반응하면서 새로운 박막을 생성시키는 과정입니다.

CVD Chamber

 위 그림은 CVD를 실행하는 chamber의 모습입니다. pump는 기체를 빨아들여 chamber의 내부의 압력을 유지시키기 위해 사용됩니다. wafer와 gas는 내부를 heating시켜 반응이 일어납니다. 이때 과정을 진행하는 chamber의 압력에 따라서 생성되는 박막의 종류도 변화하는데, 대기압에서는 APCVD, 낮은 압력(거의 진공상태)에서는 LPCVD, Plasma를 이용하면 PECVD라고 부릅니다. 

 

<Photolithography>

 Photolithograpy는 빛을 이용해 wafer위에 Mask의 pattern을 옮기는 과정을 말합니다. PR(Photo Resist)라는 빛에 민감한 물질을 Si wafer위에 먼저 얹고 Mask를 올려 만들고자 하는 pattern을 옮기게 됩니다. 

 

<Etching>

 Etching은 wafer위에 옮겨진 pattern이 아닌 부분의 SiO_2를 제거해 주는 과정을 말합니다. Photolithograpy를 통해 pattern이 옮겨진 곳의 PR은 없어지는데, 이렇게 PR이 없어진 부분에 드러난 SiO_2를 제거함으로써 pattern이 만들어 지게 됩니다. 

 

<Metalization>

 Metalization 과정은 만들어진 pattern에 PR이 제거된 후 그 부분에 Metal소재를 연결해 줍니다. 이 과정의 방법 중 하나로는 sputtering이 있는데, Al 덩어리를 Ar plasma(Ar+)로 때리면 Al이 튀어나오게 되고 이 Al이 wafer의 pattern부분에 증착시켜 진행됩니다. 

 

 

• P-N Juntion을 단순하게 만드는 과정

1. Si sample을 Oxidize시킨다. (이때, Si sample은 n-type으로)

2. PR을 얹는다.

3. PR위에 Mask를 얹어 Photolithography를 한다. 

4. 패턴이 아닌 부분, 노출된 PR을 제거한다. 

5. Etching을 통해 패턴이 아닌 부분의 SiO_2를 제거한다. 

6. PR과 SiO_2가 없는 부분에 p-type의 물체를 doping한다. (p-n junction 형성)

7. PR을 제거한 뒤, 패턴 부분의 표면에 Metalization로 Al를 증착시킨다.  (p-type끼리 연결됨)

위의 과정을 조합하여 적절히 사용하면 원하는 semiconductor device를 제작할 수 있습니다.

---

제가 사용하는 책은 "Solid State Electronic Devices(7 edition)_Ben G.Streetman, Sanjay Kumar Banerjee"이고,

내용은 Chapter 5-1의 부분에 해당하는 내용입니다.

부디 도움이 되셨으면 좋겠네요ㅎㅎ 감사합니다!!