반응형

[학부 일기] 전자공학과 전공 38

[반도체공정및응용] Oxidation

안녕하세요! 오늘은 반도체 공정 과정 중 Oxidation에 대해 블로깅 해보려 합니다. 이부분 부터 수학적 수식을 많이 배워서 그부분을 정리하기엔 시간이 많이 걸릴 것 같아 필기내용으로 대체합니다! Silicon Dioide (SiO2) SiO2는 매우 쉽게 온도만으로 Si위에 올릴 수 있습니다. 그렇기 때문에 SiO2의 Thermally grown장점들을 다음과 같이 말할 수 있습니다. ⅰ 매우 좋은 insulator ⅱ 높은 breakdown voltage ⅲ 공기중 안정적, reproducible(만들다 지웠다 쉬움) -> 생산성이 뛰어남 ⅳ common impurity(B, P, As, Pb)에 mask로 사용하기 좋음 ⅴ Si와 SiO2 사이의 etching selectivit..

[반도체공정및응용] Photolithography (2)

안녕하세요!! 지난 (1)편에 이어 photolithgraphy에 대해 이어서 정리해 보려 합니다. 2023.02.06 - [전자공학과 전공../반도체 공정 및 응용] - [반도체공정및응용] Photolithography (1) [반도체공정및응용] Photolithography (1) 안녕하세요! 이번 글은 Photolithography에 대한 내용에 대해 작성해 보려 합니다! 이부분 강의가 2주분량...(61페이지)였어서 조금 길 것 같아요. 그래서 두 파트로 나누어 진행하려 합니다! 너무 길어 electronics-bani.tistory.com 이번에는 Resolution과 DOF에 관해 이야기 해보겠습니닷! Optics - Basic & Diffraction re..

[반도체공정및응용] Photolithography (1)

안녕하세요! 이번 글은 Photolithography에 대한 내용에 대해 작성해 보려 합니다! 이부분 강의가 2주분량...(61페이지)였어서 조금 길 것 같아요. 그래서 두 파트로 나누어 진행하려 합니다! 너무 길어서 보기 힘들더라구요ㅠ (1)에서는 전반적인 photolithography 과정에 대해 알아봅시다! 전반적인 과정 Preview Photolithography에 대한 자세한 내용을 살펴보기 전에, 전반적인 내용은 위와 같습니다. 한줄로 정리하면, "wafer의 surface에 PR을 이용해 mask/reticle pattern의 design을 transfer하는 patterning process"라고 할 수 있습니다! 자세한 내용은 아래에 차차 다루어 보도록 하겠습니다 :) < Photores..

[반도체 공정 및 응용] Wafer&Cleaning

안녕하세요! 이번 게시글은 Wafer와 wafer를 Cleaning하는 방법들에 대해 설명해 보려 합니다. Wafer에 사용되는 Si의 성질과 같은 간단한 설명부터 Si가 wafer로 변화는 과정, 그리고 Cleaning까지 설명하겠습니다! Silicon의 특징 Wafer에 주로 사용하는 물질은 실리콘(Si)입니다. 이러한 Silicon의 특징은 다음과 같습니다. - SiO2의 형태로 많이 존재 → 비용이 낮음. - SiO2(Silicon dioxide) : 공기 중 매우 안정적이고 strong dielectric을 가짐. 온도 가열시 쉽게 자라는 특성 가짐. - 높은 bandgap(1.12eV) : operating temperature가 높고 breakdown voltage가 높..

[반도체 공정 및 응용] CMOS Process Flow

안녕하세요! 이번 게시글은 CMOS의 동작을 간단하게 살펴본 뒤, CMOS 공정 흐름을 알아보겠습니다! 마지막에는 NMOS의 공정 과정에 대해서도 아주 간단히 살펴보겠습니다. 우선 MOSFET은 NMOS와 PMOS로 나눌 수 있습니다. MOS는 metal-oxide-semiconductor의 구조로 이루어진 것을 말하고, NMOS는 gate에 V_th보다 높은 전압을 걸어주면 channel이 형성되면서(inversion) 전류가 흐르게 되고, PMOS는 gate에 │V_th│보다 높은 전압을 걸어주게 되면 전류가 흐르게 됩니다. (자세한 MOSFET에 대한 내용은 물리전자2 게시물로 가면 확인할 수 있습니다 :) ) 이러한 NMOS와 PMOS를 combine하여 만든 것이 ..

[반도체 공정 및 응용] Semiconductor Fabrication & Applications

안녕하세요! 3학년 2학기 종강 후, '반도체 공정 및 응용' 수업에대한 내용 정리를 해보려 합니다. 오늘 글은 반도체 공정 과정에 대한 전반적인 내용을 간단히 다루고 이후 글에서 각각 과정에 대해 자세히 다뤄보겠습니다! '반도체 공정 및 응용' 과목의 전체 내용을 축약해둔 강의였다보니, 매우 짧고 간단하게 정리했습니다..!! 1. Silicon Wafer 모래 형태의 규소 Si는 sand 형태로 존재하고 있습니다. 여기서 Si만을 추출하기 위해 고온으로 가열하면 Metallic grade Si(MGS)를 만들어 낼 수 있는데, 이는 전기적으로 사용할 수 없기 때문에 Electronic grade Si(EGS) 형태로 제작하여 사..

[반도체 소자 및 설계] Circuit Engineering - Antenna Effect, Power, Trade offs, Reliability

안녕하세요! 오늘은 '반도체 소자 및 설계' 마지막 글입니다. Antenna Effect, Power, Trade offs, Reliability에 대한 내용들을 하나씩 간단히 알아보도록 하겠습니다! 다양한 층 위에 metal 배선을 연결하면, metal이 드러나 있는 상황에서 plasma 공정을 진행하게 됩니다. 이온화된 plasma가 metal 위에 축적될 수 있게 되는 상황에서 plasma 이온들이 배선을 타고 gate까지 내려가게 되면서 의도치 않은 bias가 형성될 수 있게 됩니다. 이로 인해 gate oxide가 견딜 수 없이 큰 전압이 걸리게 되면 공정 도중 breakdown이 일어나게 되는데, 이러한 현상을 antenna effect라고 합니다. anten..

[반도체 소자 및 설계] Circuit Engineering - ESD&Latch-Up&Logic gates

안녕하세요! 이번 글은 '반도체 소자 및 설계' 에서의 ESD, Latch-Up, Logic gate에 대해 알아보려 합니다. 각각 다른 내용이기 때문에 하나씩 살펴보도록 하겠습니다. ESD는 Electro Static Discharge의 약자로, 정전기와 같이 매우 높은 전압이 순간적으로 소자에 들어오게 되면서 gate oxide, metal interconnection에 손상을 입는 것을 말합니다. 이를 해결하기 위해 ESD protection circuit을 사용하여 CMOS device에서 ESD를 막아주는 역할을 수항하게 됩니다. ESD protection의 종류에는 current limiting resistor, diode clamps 등이 있습니다. 위 사진은 diode cla..

[반도체 소자 및 설계] Circuit Engineering - Layout

안녕하세요!! 오늘 반소 게시글은 layout에 관한 내용입니다. 제가 가장 재밌게 배웠던 부분인데, layout에 대해 많은 그림들과 같이 알아보도록 하겠습니다!! Photo mask & Layout photo mask는 photolithography lecture를 말하고, 이를 pattern화 한 것이 layout이 됩니다. 즉, layout은 회로도를 원하는 모양으로 만들기 위한 2차원의 그림을 말하는 것입니다. 이 layout은 design rule에 따라 제작됩니다. layout은 transistor의 사이즈, 배선의 간격/깊이 등을 결정하기 위해 minimum dimension을 정해둡니다. minimun dimension은 minimum rule을 바탕으로한 최소한의 면적 구조 layout..

[반도체 소자 및 설계] Device Physics - Failure Analysis

안녕하세요! 오랜만에 "반도체 소자 및 설계" 정리로 돌아왔네요.. 종강 한지가 언제고 낼모래 개강인데 말이죠.. 늦었지만 이제 빨리 끝내보려 합니다 (이후로 3개정도면 끝..!) 이번 게시글은 Failurer Analysis에 대한 내용입니다. 다양한 failure에 대해 알아보고, 이를 어떻게 detection하는지에 대한 내용이겠습니다! Semiconductor development process semiconductor development process는 제품, 회사, 시기에 따라 다르기 때문에 felxible한 response가 필요합니다. 처음 fab-out된 wafer의 수율, yield는 0%에서 부터 시작해, 90~100%로 올려야 합니다. wafer 제작에서 처음으로 작동되는 chip..

반응형