엔지닉에서 진행한 반도체 8대공정 스터디 26기에 참여하였습니다..
매일 2차시씩 한주동안 10차시를 수강했습니다.
매일 썼던 학습 일지와 데일리 미션이 있는데, 데일리 미션을 그냥 복붙해서 올리는 게시글 ~..
<1일차>
(1) 반도체의 주 재료가 되는 실리콘의 특성과 반도체에 실리콘을 사용하는 이유를 정리해보세요.
실리콘(Si, 규소)는 4족원소로 원자번호 14인 원자이다. 다이아몬드 입방체 구조로 격자 내부에는 Si 원자가 8개 존재한다. 각 원자들은 공유결합을 이루고 있고 최외각 전자가 4개 존재한다.
이러한 실리콘은 다른 물질에 비해 상대적으로
ⅰ 산화막 특성이 좋고 쉽게 성장 가능
ⅱ 적정 에너지 밴드 갭(1.12eV)를 가짐
ⅲ 원재료를 얻기 쉽고 가격이 저렴
ⅳ 녹는점이 높아(1414℃)로 가공이 용이
ⅴ 고순도의 불순물 정제 기술이 발달
했다는 장점들이 존재하기 때문에 반도체에 실리콘을 사용한다.
(2) MOSFET의 정의와 특징을 정리해 보세요.
MOSFET은 Metal Oxide Semiconductor Field Effect Transistor의 줄임말으로, 금속-산화물-반도체 전계 효과 트랜지스터를 말한다. 게이트(Gate), 소스(Source), 드레인(Drain), 기판(Substrate)의 4단자로 구성되어 있다.
게이트는 Metal구조로 다결정 Si, 금속을 사용하고 게이트 산화막 Oxide에는 SiO2, SiOxNy, high-k물질을 사용한다. 반도체 부분인 기판은 Si를 주로 사용한다. 소스와 드레인은 전압 조건에 따라 바뀔 수 있고 기판과 소스/드레인은 서로 반대 type로 도핑한다. 소스와 드레인은 저 저항 특성을 위해 고농도로 도핑한다. p형 기판과 n+형 소스/드레인을 가지면 n-MOSFET, n형 기판과 p+형 소스/드레인을 가지면 p-MOSFET이라고 한다.
<2일차>
(1) SRAM의 의미와 특징을 정리해 보세요.
SRAM은 Static Random Access Memory의 줄임말로, CPU 내부에서 빈번하게 사용하는 데이터를 저장하는 캐시 메모리 역할을 맡는다. transistor로만 구성되어 있어 메모리 중 가장 빠르고, 총 6개의 transistor로 구성되어 있기에 cell면적이 커 낮은 용량을 가지고 높은 단가를 형성한다. 두 개의 CMOS 인버터가 cross coupled되어 있어 1bit(cell)을 이룬다. 6개의 transistor 중 4개는 latch Tr, 2개는 WL 제어 접근 Tr역할을 가진다. Static이라는 이름을 통해 전원을 공급하는 동안에만 데이터가 보존되는, 휘발성 메모리임을 확인할 수 있고, RAM은 WL과 BL의 주소를 지정함으로써 임의적 접근이 가능하다는 성질을 가지는 것을 알 수 있다.
(2) DRAM의 셀 구조에 대해서 설명해보세요.
DRAM은 Dynamic RAM으로 컴퓨터의 주 메모리 역할을 한다. 1T1C구조로 이루어져 있고, 속도, 용량 가격을 결정하여 SRAM과 낸드 플래시 사이에 위치하고 있다. 커패시터에 데이터를 저장하기 때문에 시간이 지날수록 누설 전류에 의해 데이터가 소실되기 때문에 주기적 다시쓰기인 refresh가 필요하기 때문에 Dynamic하다. 전원이 공급되지 않으면 데이터가 소실되기 때문에 휘발성 메모리 소자이다.
DRAM은 nMOS인 셀 트랜지스터와 셀 커패시터로 이루어져 있다. 셀 트렌지스터는 비트라인 BL과 워드라인 WL로 구성되어 있다. BL은 쓰기, 읽기를 진행할 때 외부에서 셀로, 셀에서 외부로 데이터가 이동되는 통로역할을 한다. WL는 비트라인과 데이터를 저장하는 셀 커패시터 사이를 연결하거나 끊는 스위치 기능을 하는 셀 트랜지스터의 게이트 역할을 한다. 셀 커패시터는 하부전극 SN, 유전체, 상부전극 CP로 구성되고 데이터를 저장하는 기능을 한다. 이때 SN에서 '1'은 충전, '0'은 방전을 나타낸다.
<3일차>
(1) 셀 누설 전류의 원인에 대해 정리해보세요.
셀의 누설 전류는 leakage current라고 한다. DRAM에서 누설 전류는 5가지의 종류의 원인이 존재한다.
ⅰ junction leakage
DRAM에 있는 PN junction과 이의 GIDL에 의해 누설 전류가 발생하기도 한다.
ⅱ Sub-threshold leakage
이는 mosfet에서 drain에서 source로 빠지는 누설 전류를 말한다.
ⅲ Cell Tr.GOX leakage
mosfet의 oxide로 빠지는 전하로 인해 누설 전류가 발생한다.
ⅳ Cell capacitor dielectric leak
DRAM의 cap에서 저장된 전하들이 빠져 누설 전류가 발생한다.
ⅴ Cell to Cell isolation leak
여러 DRAM이 있을 때 cell과 cell 사이에 누설 전류가 발생할 수 있다.
(2) 낸드 플래시 메모리의 종류 이름과 각 특징을 간단히 작성해보세요.
낸드 플래시 메모리는 데이터를 저장하는 최소 단위인 cell에 데이터 저장 bit수에 따라 분류한다. SLC는 1bit/cell, MLS는 2bit/sell, TLS는 3bit/cell이고, 현재는 QLC 4bit/cell까지 발전했다. floating gate에 program한 전하량으로 threshold voltage를 control하기 때문에 physical cell의 수는 동일하다. V_th의 분포가 SLC에서 QLC로 갈수록 좁아지기 때문에 고용량, 저비용의 장점을 가지고, 반대로 QLC에서 SLC로 갈수록 고성능, 고 신뢰성을 낸다.
만약 '101010'을 저장하면 SLC에서는 6개의 cell이 필요하고, MLS에서는 3개의 cell이, TLS에서는 2개의 cell이 필요하게 된다.
<4일차>
(1) SRAM과 DRAM, NAND의 차이점을 데이터, 응용, 셀 크기, 내구성 등으로 분류하여 정리해보세요.
SRAM은 휘발성 메모리로 inverter cross-coupled인 인버터 래치에 데이터를 저장한다. 가장 빈번하게 저장하기 때문에 캐시 메모리로 사용되고 6개의 transistor로 이루어져 있어 크기가 크다. 내구성이 좋아 용량이 작고 가격이 높기 때문에 속도가 매우 빠른 장점을 가진다.
DRAM은 휘발성 메모리이다. 데이터는 커패시터에 저장하기 때문에 주기적인 refresh가 필요하다. 주 메모리로 응용되고 1T1C의 셀 구조로 세 메모리 중 중간크기를 가진다. 내구성 또한 좋은 편이고 중간의 용량과 낮은 가격을 가져 속도도 빠른 편이다.
NAND Flash 메모리는 비휘발성 메모리이다. 부유 게이트나 전하 트랩층에 전하를 저장하면서 데이터를 저장하고 스토리지메모리로 응용된다. 셀구조는 1T로 이루어져 크기가 작지만 tunnel oxide를 뚫고 전하가 이동하기 때문에 내구성이 좋지 않다. MLC, TLC, QLC등의 방법으로 용량은 매우 크고 가격이 매우 낮지만 속도는 매우 느리다.
(2) 포토 공정이 어떻게 진행되는지 그 과정을 정리하고, 각 과정에 대한 설명을 간략하게 작성하세요.
포토 공정은 8개의 단계를 가진다.
ⅰ표면처리(HMDS 처리)
웨이퍼 포면은 친수성이고 이후에 뿌릴 PR은 소수성이기 때문에 접착력을 높이기 위해 웨이퍼 포면을 소수성으로 변경하는 작업이다.
ⅱ 포토 레지스트(PR) 도포
고분자 수지(resin), 감광제(sensitiger), 용제(solvent)로 이루어진 소수성 물질 PR을 회전 도포기를 이용해 분사하는 과정이다. 고속으로 회전하기 때문에 균일하게 도포되고, PR이 도포되는 두께는 회전 속도와 점도로 결정된다.
ⅲ 소프트 베이크
오븐 또는 가열판에 PR내의 잔류 용매를 제거해 노광 장비와 마스크의 오염을 막기 위해 굽는 과정이다.
ⅳ 정렬(Align) 및 노광(Exposure)
정렬은 이전에 형성된 층과 위치 정합성을 맞추는 작업,
노광은 마스크에 빛을 조사해 PR의 화학적 반응을 유도하는 과정이다.
ⅴ노광 후 베이크(PEB)
PR의 화학 작용을 촉진하여 가열판에 굽는 과정이다.
ⅵ 현상(Develop)
양성/음성 PR을 선택적으로 제거하는 과정이다.
ⅶ 하드 베이트
PR내에 잔류하는 용매와 현상액을 제거하고 후속공정을 위해 PR을 더욱 견고히 만든다.
ⅷ 현상 후 검사
CD(critical dimension)를 측정하고 정렬 오차, 패턴과 이물질을 검사해 재작업 여부를 결정한다.
<5일차>
(1) 노광 공정의 원리를 정리해보세요.
노광은 빛의 굴절, 간섭, 반사와 같은 특성을 이용하여 마스크 상의 정보를 웨이퍼의 PR에 전달하는 과정이다. 회절된 빛은 원치 않은 빛인데 이를 얼마나 많이 projection lens에 모을 수 있는가가 관건이다. 회절각을 줄이기 위해서는 동일한 slit 크기에서는 단파장이 더욱 유리하고, 동일한 파장에서는 넓은 slit을 가진 것이 좋은 노광 과정을 확인할 수 있다.
(2) 해상도 개선을 위해 레일레이 공식의 공정 상수를 감소시키는 기술에 대해 정리해보세요.
레일레이 공식인, R=k1 * 람다/NA에서 K1은 공정상수로 각 업체 별 공정 능력을 나타낸다. 이를 감소시킬수록 해상도가 개선되는데, 이를 위한 기술 중 5개는 다음과 같다.
<노광 시스템>
ⅰ 비 등축 조명 노광(Off Axis Illumination, OAI)
기존에 수직으로 입사한 조명은 0차광은 렌즈에 집광하지 못해 웨이퍼에 상을 맺지 못한다. 이를 보완하기 위해 윤대, 4공과 같은 형태로 만들어 빛을 집광렌즈에서 굴절시켜 0차광과 +1차광or-1차광을 집광함으로써 해상도를 개선시키는 방법이다.
<마스크>
ⅱ 위상 반전 마스크(Phase Shift Mask, PSM)
기존 마스크는 이진 마스크(binary mask)로 미세 패턴이 진행되면 진폭이 보강되면서 해상도가 열화되었다.
위성 반전 마스크는 마스크의 석영 부분에 반전 물질(shifter)를 설치해 이를 통과한 빛의 위상을 180도 변화시킨다. 이렇게 되면 진폭이 반전되기 때문에 빛이 중첩된 부분은 상쇄 간섭이 일어나거나 소멸되어 해상도를 개선시킬 수 있다.
ⅲ 광 근접 보정(Optical Proximity Correction)
빛의 집중, 산란, 패턴 밀도, 주변환경의 영향으로 인한 왜곡을 미리 예상해 취약한 패턴의 평면도상 패턴 일부를 보정시키는 방법이다. 현재는 컴퓨터 시뮬레이션을 통해 이를 인지하여 해상도를 개선시킨다. 제작하는 시간과 비용이 들어 원가가 상승하지만, 해상도가 매우 좋아지기 때문에 사용한다.
<웨이퍼/PR>
ⅳ 반사 방지층 코팅(Anti-Reflective Coating, ARC)
파부층에서 빛의 반사나 산란이 일어나면 해상도와 DOF가 열화된다. 이를 막기 위해 PR의 상하부 ARC를 넣어 빛의 반사를 최소화하고 흡수시킨다.
ⅴ 다중 패터닝(Multi-Patterning)
다중 패터닝 기술은 30nm이하의 미세 패턴을 확보하기 위한 방법으로 두가지 방법이 존재한다.
① 피치(pitch) 분할 방식
이중 패터닝(LELE)를 사용해 주로 로직 제품에 적용시킨다. 좁은 pitch를 가진 mask를 분리하여 pitch를 넓게 해주어 패터닝을 두번 실시한다. 포토공정을 2회 실시하기 때문에 원가 부담이 존재, 정렬 오차(overlay error)가 발생할 수 있다. 매우 미세한 패턴에서는 3회 패터닝(LELELE)도 진행한다.
② 자기 정렬 방식
주로 2중/4중 패터닝(Self Aligned Double/Quadruple Patterning -> SADP/SAQP or SAXP, X=D/Q) 을 사용해 주로 메모리 제품에 적용한다. 스페이서를 형성해 포토공정을 1회만 진행하고 정렬 오차가 없다는 장점이 있다.
2주차도 무사히 마무리 하길 바라며.. 화이팅!
'그 외 활동 > 기타 활동' 카테고리의 다른 글
| [한국커리어개발원] 6시그마 GB 자격증 취득 후기 (2) | 2023.02.27 |
|---|---|
| [희망이음 프로젝트] ALD와 CVD 장비의 선두하는, 국제엘렉트릭코리아 (0) | 2022.11.16 |
| 엔지닉 반도체 8대 공정 빡공 스터디 26기 6~10일차(220822~26) (0) | 2022.08.28 |